定義
High-NA EUV（高數值孔徑極紫外線微影）是 ASML 下一代 EUV 曝光機，數值孔徑（NA）從現有的 0.33 提升至 0.55，解析度從 13nm 提升至 8nm（半週期），用來延續 A10 節點（約 1nm）之後的金屬線距縮放。
| 世代 | 代表機台 | NA | 解析度 | 定位 |
|---|---|---|---|---|
| 現有 EUV | ASML Twinscan NXE:3400C | 0.33 | 13nm | 7nm／5nm 單次曝光，3nm 後可能需多重曝光 |
| High-NA EUV | ASML Twinscan EXE:5000 系列 | 0.55 | 8nm | 3nm 後縮小 metal pitch、A10 節點量產候選 |
單機價格 >USD 4 億，且需新光學系統、新光源，甚至新廠房高度與震動控制配置，導入成本遠高於既有 EUV。
技術原理：為什麼需要更高 NA？
光學解析度公式：CD = k1 × (波長 / NA)
- 波長：EUV 使用 13.5nm 光，不變
- NA 提升：0.33 → 0.55，解析度提升 40%
- k₁ 優化：已接近物理極限 0.25，空間有限
- 因此提升 NA 是 A10 後縮小 CD 的主要手段
非對稱光學（Anamorphic Optics）
High-NA 帶來的挑戰是：NA 提升會同步放大光在光罩（mask）端的入射／反射角。EUV 光罩是多層反射式結構，反射角上限約 11°；若 0.55 NA 直接用對稱光學，光罩端角度會超過 15°，反射率會快速下滑並造成成像問題。
解決方案：採用非對稱光學系統（Anamorphic Optics），由 Carl Zeiss（德）提供： - X 軸與 Y 軸縮放比例不同，藉由 X 軸方向控制反射角，避免超過 EUV mask 多層膜反射極限 - 代價：曝光視野（field size）在 Y 軸縮小一半，從 full-field 26 × 33mm 變成 half-field 26 × 16.5mm - 大尺寸晶片（die > 429mm²，如 Nvidia GPU）需要「stitching」拼接曝光
這使 High-NA EUV 不是單純把 NA 放大，而是曝光機、光罩、OPC、版圖切分與量測控制一起重做的系統工程。
配套材料升級
金屬氧化物光阻（MOR，Metal-Oxide Resist）
High-NA EUV 要求更薄的光阻層（避免圖案崩塌），但更薄的光阻對蝕刻保護差、吸收光子少。傳統化學擴大型光阻（CAR）已不適用。
MOR 優勢： - 金屬氧化物核心吸收能量更多（吸光性強） - 蝕刻阻力更好（etch resistance） - 解析度更高（電子散射更少）
MOR ASP 比較：
| 光阻類型 | ASP（USD / 加侖） | 供應商 |
|---|---|---|
| G/I 線（老製程） | < 100 | 多家 |
| KrF | 100–1,000 | TOK、Shin-Etsu 等 |
| ArF | 1,000–1,500 | TOK、JSR |
| EUV（0.33 NA） | 1,000–5,000 | TOK、Shin-Etsu |
| High-NA EUV | 5,000 | TOK（可能） |
| High-NA MOR | 10,000–40,000 | JSR（Inpria）、Lam Research |
MOR 雖然 ASP 極高，但每片晶圓用量遠小於傳統光阻（乾式沉積製程）。
乾式沉積 / 乾式顯影（Dry Process）
Lam Research 方案：以化學氣相沉積（CVD）方式沉積 MOR（取代傳統旋轉塗布），搭配乾式蝕刻顯影（取代 TMAH 溶液），提升精度與均勻性。台積電預計在 High-NA EUV 時代採用 Lam Research 方案。
TEL + JSR 傳統溼製程方案：成本較低、不需換設備，但顯影液需從 TMAH 換為 PGMEA + 酸性溶液（TOK 可能為主要供應商）。
光阻輔材升級
High-NA EUV 導入後，洗邊劑（Rinse）、底部抗反射塗層（BARC）、清洗劑（Cleaner）均需升級配方以適應更薄的光阻層與更高的圖案精度要求。4749_新應材（櫃） 的長期目標就是隨 High-NA EUV 升級進入 MOR 輔材及光阻本身市場。
詳見 技術_MOR金屬氧化物光阻、技術_光阻材料 與 技術_光阻輔材。
光罩 absorber
High-NA EUV 也推動 EUV 光罩 absorber 從傳統 TaBN 轉向更多 Ru／Mo 系材料，以降低 mask 3D effect；細節見 技術_光罩。
大晶片的 Stitching 挑戰
Stitch overlay 拼接疊對
對於晶片尺寸 >429mm²（26 × 16.5mm half-field，如 NVIDIA GPU、HPC processor）的 IC，High-NA EUV 的半幅視野意味著必須使用兩張光罩拼接（stitching）：一張光罩曝光晶片的一部分，另一張光罩曝光剩餘部分。
拼接不只是機械對準問題，還會受到 stitch boundary 兩側 aerial image cross-talk、flare、pattern density 差異與 mask writing stress compensation 影響。野村引用的方案是在兩個 sub-field 中間保留 1μm exclusion zone： - 最密金屬層多位於 logic／SRAM cell 與 local routing，可用 High-NA EUV 完成 - 需要跨 stitch boundary 的長距離繞線，改用 0.33 NA EUV 製作 - contact 與 via 也應避免落在 1μm 排除區內
此挑戰讓部分 IC 設計師傾向繼續採用 0.33 NA EUV 多重曝光（Multi-Patterning），而非直接跳 High-NA。
採用時程
| 里程碑 | 時間 |
|---|---|
| Intel 安裝（14A 節點開發用） | 2H24 |
| TSMC 接機（2nd-gen 1.4nm 開發用） | 2025F |
| 批量量產採用（最早，TSMC A10） | 2029–2030F |
| 廣泛產業採用 | 2030F 以後 |
CAGR：>40%（2025–30F，但從極低基期）
投資含義
- 2026–28F 是前置期：機台交付給 TSMC/Intel 但尚未量產，對材料廠的業績貢獻有限
- 2029F+：MOR 光阻需求啟動，市場 TAM 大幅擴張（ASP 是傳統 EUV 光阻的 2–8 倍）
- 4749_新應材（櫃）：Rinse/BARC 為近期主力；PR 本身（KrF/ArF → EUV/MOR）是長期選擇權
- TOK（東京應化）、JSR（Inpria）是 MOR 短期最直接受益者
- Lam Research 的乾式沉積方案若成功，整個光阻輔材生態系統將大幅改寫
圖解
圖說：High-NA EUV 非對稱光學示意：0.55 NA 使光罩入射角超過 11 度極限，需使用非對稱光學（Y 軸收縮），導致半幅視野（Half-Field）印刷。
圖說：0.33 NA EUV 可印 full-field，0.55 NA EUV 因 anamorphic optics 改為 half-field；大 die 需評估拼接或改用多重曝光。
圖說：High-NA EUV 對大、小 die 的製程差異；大於 half-field 的晶片需以兩張光罩 stitch，跨界繞線需避開 1μm 排除區。
相關技術
- 技術_GAA（High-NA EUV 配合 cFET，A10 節點）
- 技術_光阻材料（光阻材料完整分類，含 KrF/ArF/EUV）
- 技術_KrF_ArF光阻（DUV 光阻作為 High-NA 導入前後的成熟節點與非 critical layers 對照）
- 技術_MOR金屬氧化物光阻（High-NA EUV 的金屬氧化物光阻 / dry resist 路線）
- 技術_光阻輔材（BARC、EBR、Developer、Rinse、去光阻材料）
- 技術_光罩（EUV mask、absorber、photomask blank）
- 技術_BSPDN（A16 無需 High-NA EUV；A10 後 High-NA 搭配）
來源
- 260521_nmr_semi-renaissance，野村，2026-05-21（High-NA EUV 原理、MOR ASP、stitching 挑戰、採用時程 2029F+）